2020 서울시 7급 디지털공학 문제 정답 - 2020.10.17.

 

7급_디지털공학정답(2021-05-23 / 409.1KB / 562회)

 

 디지털공학(7급) A책형 1/3쪽 1. 와 같은 CMOS(complementary metal-oxidesemiconductor) 회로에 해당하는 부울 식(Boolean equation)은? ①    ②     ③     ④      2. 에서 S-R 래치(latch)에 저장된 값()이 이라 가정하고,  및  신호가 와 같이 주어질 때 각 경우별   값을 옳게 짝지은 것은?             ㈎ ㈏ ㈐ ㈑ ㈎ ㈏ ㈐ ㈑ ①  ②  ③  ④  3. 동일한 전기적 특성을 갖는 NOT 게이트(gate) 두 개를 와 같이 연결하였을 때 ‘논리 ’ 신호에 대한 잡음 여유(noise margin)와 ‘논리 ’ 신호에 대한 잡음 여유를 순서대로 바르게 나열한 것은? (단, NOT 게이트는 ~[V] 범위의 출력 전압으로 ‘논리 ’을 표현하고 ~[V]의 출력 전압으로 ‘논리 ’을 표현하며, ~[V]의 입력 전압을 ‘논리 ’으로 인식하고 ~[V]의 입력 전압을 ‘논리 ’로 인식한다고 가정한다.) ① [V], [V] ② [V], [V] ③ [V], [V] ④ [V], [V] 4. 의 상태 천이도(state transition diagram)를 구현할 수 있는 회로는? (단, 선택지의 msb lsb 기호는 -비트 우측 쉬프트 레지스터(shift-right register) 로서 병렬 적재(parallel load) 기능이 있어 초기값을 임의의 값으로 설정할 수 있다고 가정한다.) ① ② ③ ④ 5. 아날로그 신호에 대비한 디지털 신호의 설명으로 가장 옳지 않은 것은? ① 데이터를 정확하게 계산할 수 있고, 암호화 및 보안이 용이하다. ② 재생(regeneration)이 용이하고, 오류의 검출 및 정정이 가능하다. ③ 시스템의 구성이 용이하고, 신뢰도, 융통성을 가진다. ④ 한번 잡음과 일그러짐이 존재하면 제거하기가 매우 어렵다. 6. 십진수  이하의 자연수 또는 을 진수와 BCD 코드로 표현할 때 각각 요구되는 최소 비트수를 옳게 짝지은 것은? 진수의 경우 BCD코드의 경우 ①   ②   ③   ④   7. 하나의 착오만을 검출하고 정정할 수 있는 해밍 부호 (Hamming code)를  비트의 데이터에 적용할 경우 필요한 패리티 비트의 개수는? ①  ②  ③  ④  디지털공학(7급) A책형 2/3쪽 8. 의 부울 식 Y를 최소항 또는 최대항으로 나타낸 것으로 가장 옳은 것은?        ①        ②        ③        ④        9. 논리 식     를 NAND 게이트만을 사용하여 구현한 것으로 가장 옳은 것은? ① ② ③ ④ 10. 순차 논리회로에 대한 설명으로 가장 옳지 않은 것은? ① 클록의 트리거링 에지의 % 시점 이후, 입력 데이터의 상승 % 시점까지의 시간을 set-up 시간이라고 한다. ② 전파지연시간이란 입력신호가 가해진 후 출력에 변화를 가져오는 데 걸리는 시간을 의미한다. ③ 클록의 트리거링 에지의 % 시점 이후에도 데이터 입력이 얼마 동안은 안정화되어 있어야 하는데, 이 시간을 hold 시간이라고 한다. ④ 회로의 전파지연시간이 짧을수록 고속동작이 가능하다. 11. 진수 에 대한 진수 변환을 수행한 결과로 가장 옳은 것은? ①  ②  ③  ④  12. 의 보수(’s complement)로 표현된 비트 진수 개를 더해 비트 결과를 저장한다고 할 때 오버플로우 (overflow)가 발생하는 경우로 가장 옳은 것은? ①   ②   ③   ④   13. 의 부울 논리 게이트 회로는 개의 입력 변수 A, B, C와 개의 출력 변수 F를 갖는다. 이 논리 회로를 부울 논리식으로 표현한 것 중 가장 옳지 않은 것은? ① F   A  B  AB  AC ② F   A  B  AB C C ③ F   A  B  AB  A B C ④ F  A   B  A B  C 14. 디지털 로직에서 시프트가 좌측 또는 우측 방향으로 한 번에 비트씩만 허용된다고 가정할 때, 의 보수 (’s complement)로 표현된 비트 진수 에 대해 비트 우측 산술 시프트(Arithmetic Right Shift)를 수행한 결과로 가장 옳은 것은? ①  ②  ③  ④  15. 유한상태 머신(FSM: Finite State Machine)은 대표적 으로 밀리(Mealy) 머신과 무어(Moore) 머신으로 분류 되는데, 이 두 가지 방식에 대한 설명으로 가장 옳지 않은 것은? ① Mealy 머신이 타이밍적으로 더 안정적이다. ② Mealy 머신이 더 빠른 출력 신호를 만들어 내는 데 유리하다. ③ 제어기 설계에서 Mealy 머신과 Moore 머신은 혼합 하여 사용할 수 있다. ④ Mealy 머신의 출력 신호는 현재 상태와 입력 신호의 조합으로 생성된다. 16. 새로 개발된 CPU인 ‘KS’가 비트(바이트) 단위로만 메모리 액세스 가능하도록 설계되었고 이 KS CPU의 주소 버스(address bus) 길이가 비트로 주어졌다면 이 KS CPU를 이용해 액세스 가능한 메모리 최대 용량의 값[MiB]은? (단, [MiB]=[Byte]를 의미한다.) ①  ②  ③  ④  디지털공학(7급) A책형 3/3쪽 17. 의 부울함수식    를 가장 간략화한 것으로 옳은 것은?                  ①         ②       ③        ④    18. 두 진수 , 는   ,   로 각각 bit로 구성되어 의 입력 단에 연결되어 있다. 이 회로의 출력 , , 에 대한 설명으로 가장 옳지 않은 것은? (단, 은 의 MSB이고 은  의 MSB이다.) ①   이면,     ②   이면,    ③   이면,    ④   이면, ≠ 19. 의 (A)에서 ×멀티플렉서 회로가 (B)의 진리표를 만족한다. 멀티플렉서의 기능표가 와 같이 주어졌을 때, 멀티플렉서의 입력 , , , 의 값으로 가장 옳은 것은?                                   (A) 회로도 (B) 진리표                ①    ,   ,   ,    ②     ,   ,     ③     ,   ,     ④   ,   ,   ,    20. 순차 상태와 입력 신호에 따라 적절한 제어 신호를 생성하는 디지털 시스템 상태 제어기를 설계하는 방식 으로 소프트웨어 알고리즘을 기술하는 순서도와 유사한 SM(state machine) 차트가 있다. SM 차트를 구성 하는 기본 요소가 아닌 것은? ① 상태 박스(State box) ② 결정 박스(Decision box) ③ 입력 박스(Input box) ④ 조건 출력 박스(Conditional output box) 이 면은 여백입니다.