전자공학개론정답(2021-04-03 / 307.1KB / 269회)
전자공학개론 A 책형 1 쪽 전자공학개론 문 1. 2의 보수(two's-complement)로 표현된 8-bit 부호표시 이진수 (signed binary number)시스템에서 다음 계산을 수행할 경우, 오버플로우(overflow)가 발생하는 것은? ① 111111112 + 111111112 ② 101010102 + 011100012 ③ 110011002 + 001111002 ④ 010111012 + 001100012 문 2. 정류회로에 대한 설명으로 옳지 않은 것은? ① 동일한 부하저항, 동일한 콘덴서 용량으로 정류회로를 만들 때 전파정류된 전압이 반파정류된 전압보다 리플(ripple) 전압이 작아진다. ② 단상 전파 정류방식의 맥동 주파수는 전원 주파수의 2배이다. ③ 단상 반파 정류방식의 맥동 주파수는 전원 주파수와 동일하다. ④ 브리지 정류회로를 구성하고 필터 콘덴서의 용량을 작게 하면 맥동률을 줄일 수 있다. 문 3. 증폭기에 대한 설명으로 옳지 않은 것은? ① 연산증폭기는 매우 높은 이득을 가진 직렬증폭기이며, 외부적 귀환을 이용하여 그 이득과 임피던스 특성을 제어한다. ② 이상적인 연산증폭기는 낮은 입력저항 , 높은 출력저항 ∞, 높은 전압이득 ∞ 및 높은 대역폭 ∞을 갖는다. ③ 차동 증폭기에서 차동신호에 대한 전압이득이 이고 동상 신호에 대한 전압이득이 일 때, 공통모드제거비(CMRR)는 이다. ④ 이상적인 연산 증폭기의 구비조건에서 잡음 등의 공통모드 성분에 대한 출력이 제거되고, 차동모드 성분에 대한 출력만 얻으려면 매우 높은 CMRR 값∞을 가져야 한다. 문 4. 다음 MOSFET를 사용한 증폭기에 대한 설명으로 옳은 것은? Vi n VDD D Vout ① Vi n에는 직류전압원 또는 직류전류원이 포함되어 있어야 한다. ② 일반적으로 입력저항은 출력저항보다 작다. ③ D가 커지면 전압증폭률(전압이득)은 작아진다. ④ 의 전달컨덕턴스 gm이 커지면 전압이득도 커진다. 문 5. 다음 의 회로를 테브닌(Thevenin) 등가회로를 이용하여 회로와 같이 변형하였을 때, 회로에서 V값과 값은? + - V + - ① 8 9 ② 8 16 ③ 12 9 ④ 12 16 문 6. 다음 설명에 해당하는 발진기를 바르게 나열한 것은? ㉠ 신호전압의 일부가 귀환될 때 변압기 결합을 이용하는 LC 발진기로, 발진 주파수는 변압기의 1차코일 측의 인덕터와 캐퍼시터에 따라 결정된다. ㉡ 정현파 발진기로 정귀환을 이용하여 진상-지상 회로로 구성된다. 진상-지상회로의 위상지연이 0도이고, 감쇠가 1/3일 때 발진주파수를 갖는다. ㉠ ㉡ ① 콜핏츠발진기 트윈T형발진기 ② 암스트롱발진기 트윈T형발진기 ③ 암스트롱발진기 윈브릿지발진기 ④ 콜핏츠발진기 윈브릿지발진기 문 7. 그림과 같은 에미터 폴로워(Emitter Follower)회로에서 입력 임피던스 에 가장 가까운 값은? (단, V이다) F k V F k Vi ∞ Vo ① 126 ② 133 ③ 220 ④ 335 전자공학개론 A 책형 2 쪽 문 8. 격자코드변조(trellis-coded modulation)를 사용하는 모뎀(modem) 에서 매 심볼(symbol)당 한 비트(bit)를 중복비트로 추가하여 32 QAM 변조방식을 사용하였다. 변조속도가 2,400 [baud]일 때 데이터 속도[bps]는? ① 4,800 ② 7,200 ③ 9,600 ④ 12,000 문 9. 변조도 60 %의 진폭변조(AM)에서 반송파의 전력이 400 [mW]일 때 피변조파의 출력전력[mW]은? ① 328 ② 376 ③ 472 ④ 498 문 10. 다음 멀티플렉서(multiplexer)가 구현하는 부울대수(boolean algebra) 표현으로 옳은 것은? 0 I0 1 I1 1 I2 1 I3 D' I4 0 I5 0 I6 D I7 F A B C Q S2 S1 S0 ① F = A'B + A'C + BCD + AB'C'D' ② F = A'B' + AC + BCD + AB'C'D' ③ F = A'B' + A'C + BC'D + AB'C'D' ④ F = A'B' + A'C' + BCD + AB'C'D' 문 11. 다음 연산증폭기 회로에서 입력 V일 때, 출력값 V는? k k + - + - k k + - V ① -15 ② -10 ③ 10 ④ 15 문 12. 두 개의 MOSFET 스위치(PU, PD)로 이루어진 아래 CMOS 인버터(inverter)에 대한 설명 중 옳지 않은 것은? VDD PU PD + + - - ① 입력전압의 상태에 따라서 PU가 ‘on’일 때 PD는 ‘off’로, PD가 ‘on’일 때 PU는 ‘off’로 동작한다. ② 스위치의 전달지연에 따른 동작속도보다 더 빠른 주기의 신호가 입력되면 인버터(inverter)로 동작할 수 없다. ③ PU는 n-채널 MOSFET로, PD는 p-채널 MOSFET로 구성한다. ④ 입력신호가 상태를 유지할 때보다 천이할 때 소비전력이 크다. 문 13. 전송 오류 제어 방식에 대한 설명으로 옳지 않은 것은? ① 패리티(parity) 검사는 한 블록(block)의 데이터에 있는 ‘1’의 숫자가 짝수 또는 홀수가 되는가를 검사하는 방식이다. ② 순환 중복 검사(CRC)는 이진 나눗셈을 기반으로 하여 오류 검출을 한다. ③ 전향오류정정방식(FEC)은 자동반복요청(ARQ)과는 달리 확인 응답(acknowledgement) 과정이 필요 없다. ④ 검사합(checksum)은 이진곱셈을 기반으로 오류 검출을 수행 한다. 문 14. 18개의 상태(state)를 가진 순서회로를 D-플립플롭을 사용하여 구현할 때, ㉠, ㉡에 필요한 플립플롭의 수는? ㉠ 이진부호화(binary encoding) 상태할당(최소수의 플립플롭) ㉡ one-hot 상태할당 ㉠ ㉡ ① 5개 5개 ② 5개 18개 ③ 6개 6개 ④ 6개 18개 전자공학개론 A 책형 3 쪽 문 15. 다음 고정 바이어스 회로에서 트랜지스터의 컬렉터-에미터 영역에 걸리는 V값에 가장 가까운 것은? (단, V이다) k V k ① -6.83 ② -6.13 ③ 6.13 ④ 6.83 문 16. 전자회로소자에 대한 설명으로 옳은 것은? ① MOSFET 트랜지스터는 일반적으로 Emitter, Base, Collector로 명명된 3개의 단자를 갖는다. ② 발광 다이오드(LED)는 순방향으로 바이어스(bias) 되었을 때 에너지가 빛으로 발산된다. ③ 바이폴라 접합 트랜지스터(BJT)는 전류의 전도에 전자만을 사용한다. ④ 전계효과 트랜지스터(FET)는 두 개의 PN 접합으로 구성된다. 문 17. 입력으로 과 같은 삼각파를 인가했을 때, 와 같은 출력파의 파형이 나오는 회로는? (단, 다이오드는 이상적이다) Vi V V 0 Vo V 0 ① Vi Vo V R ② Vi Vo V R ③ Vi Vo V R ④ Vi Vo V R 문 18. 다음 출력 파형이 나머지 셋과 다르게 나타나는 것은? ① RC 발진 회로 ② LC 발진 회로 ③ 슈미트 트리거 회로 ④ 수정 발진 회로 문 19. 다음과 같이 표현된 함수 f(A, B, C, D)를 실현한 것으로 옳지 않은 것은? (단, X는 ‘don't care’ 상태를 의미한다) 1 X X X X 1 1 X 1 X X 00 01 11 10 00 01 11 10 CD AB ① AB BD CD ② AB B′D ③ AB C′D ④ AB BC′ D 문 20. 다음 캐스코드(cascode) 증폭기에 대해 무부하전압 이득()을 계산한 값에 가장 가까운 것은? (단, V V ≅≅ mA 각 트랜지스터의 dynamic resistance 이다) F V F F k k k k k C1 Q2 Q1 F Vi1 Vo1 Vo2 ① -265 ② -1 ③ 1 ④ 265