

## 전자공학개론

문 1. 부울 대수식  $F$ 를 다음과 같이 등가변환할 때, 괄호에 들어갈 내용으로 옳은 것은?

$$F = \overline{X}\overline{Z} + XYZ + X\overline{Z} = XY + ( )$$


- ①  $Z$                           ②  $\overline{Z}$   
 ③ 1                              ④ 0





문 2. 2의 보수를 활용한 2진수의 뱃셈 연산 수행 과정을 나타낸 다음의 식에서  $A$ ,  $B$ 의 값으로 옳은 것은?

$$0110110 - A = 0110110 + 1101001 = B$$


- | <u><math>A</math></u> | <u><math>B</math></u> |
|-----------------------|-----------------------|
| ① 0010111             | 0011111               |
| ② 0010110             | 0011111               |
| ③ 0010111             | 0011011               |
| ④ 0010110             | 0011011               |

문 3. 다음 증폭기 회로의 주파수 응답 특성 곡선으로 옳은 것은?  
(단, 연산 증폭기는 이상적인 소자이다)




- ① 
- ② 
- ③ 
- ④ 

문 4.  $3 \times 8$  디코더를 사용하는 ROM이 다음과 같을 때, 입력 데이터  $A_2A_1A_0$ 가 011로 주어지는 경우 출력 데이터  $D_3D_2D_1D_0$ 로 옳은 것은? (단,  $A_2$ 가 MSB이고,  $A_0$ 는 LSB이다)




- ① 0001  
 ② 1000  
 ③ 0000  
 ④ 1111

문 5. 다음 회로에서 전구에 최대 전력을 전달하기 위한 저항  $R$  [ $\Omega$ ]은?



- ① 1.0                          ② 1.6  
 ③ 2.5                           ④ 10.0

문 6. 입력신호  $i_s(t) = 120\sin(10^6t)$  [A]를 인가하여 부하 임피던스  $Z_L$ 에 최대 전력이 전달되도록 다음과 같은 회로를 구성할 때, 옳지 않은 것은? (단,  $R = \frac{1}{3}$  [ $\Omega$ ],  $C = 4$  [ $\mu F$ ]이다)




- ①  $i_1(t)$ 와  $i_2(t)$ 의 위상이 서로 다르다.  
 ② 회로가 테브닌(Thevenin) 등가회로로 표현될 때,  $Z_L$ 이 테브닌 임피던스의 켤레복소수와 같으면 최대 전력이 전달된다.  
 ③  $Z_L = \frac{3}{25} + j\frac{4}{25}$  [ $\Omega$ ]이다.  
 ④  $Z_L$ 에 전달되는 최대 평균전력은 300 [W]이다.

문 7. 발진기에 대한 설명으로 옳지 않은 것은?

- ① 원 브릿지 발진기는 부귀환회로와 정귀환회로를 모두 포함한다.
- ② 콜피츠 발진기와 하틀리 발진기는 모두 정귀환회로를 포함한다.
- ③ 하틀리 발진기의 귀환율은 용량성( $C$ ) 소자에 의해 결정된다.
- ④ 수정 발진기는 다른 발진기에 비해  $Q$ 값이 상대적으로 크다.

문 8. 다음 발진회로에 대한 설명으로 옳지 않은 것은? (단,  $L = 5 \mu\text{H}$ ,  $C_1 = C_2 = 1 \text{nF}$ ,  $R = 1 \text{k}\Omega$ 이고, 트랜지스터의 내부 커패시터 용량과 입력저항은 무시한다)




- ① 콜피츠 발진기이다.
- ② 발진 주파수는  $\frac{1}{2\pi\sqrt{(C_1+C_2)L}}$  이다.
- ③ 발진 주파수에서 발진을 지속하기 위해 필요한 트랜지스터의 전달컨덕턴스( $g_m$ )는  $1 \text{mA/V}$ 이다.
- ④ 발진 조건을 만족하는 전달컨덕턴스( $g_m$ )는 저항( $R$ )이 커질수록 작아진다.

문 9. FSK(Frequency Shift Keying)에 대한 설명으로 옳지 않은 것은?


- ① 비동기 복조(non-coherent demodulation) 방식을 사용할 수 있어 PSK(Phase Shift Keying)보다 수신기 구현이 간단하다.
- ② FSK는 진폭이 일정한 변조 방식이므로 채널에 의한 진폭 변화에 둔감하다.
- ③ 동기 복조(coherent demodulation) 방식을 사용할 때, FSK의 비트오율(BER)이 PSK의 비트오율보다 낮다.
- ④ 동일한 정보 신호를 전송할 때, AM(Amplitude Modulation) 보다 넓은 주파수 대역폭을 점유한다.

문 10. 다음 블록도를 갖는 위상동기회로(PLL, Phase-Locked Loop)에 대한 설명으로 옳은 것은?



- ① 위상동기회로에 의해 발생되는 주파수  $f_o$ 는 수정 발진기 (crystal reference oscillator) 주파수  $f_R$ 과 동일하다.
- ② 주파수가  $f_o$ 인 신호가  $N$ 분자의 주파수 분주기에 입력되면 주파수가  $Nf_o$ 로 높아진 신호로 출력된다.
- ③ 위상비교기(phase comparator)는 주파수 분주기의 출력신호와 수정 발진기 기준신호의 크기와 위상을 비교하여 두 신호의 크기와 위상이 같을 때만 신호를 출력한다.
- ④ 전압제어발진기(VCO)의 발진주파수  $f_o$ 는 저역통과필터에서 출력되는 전압에 의해 결정되며, 발진기의 위상잡음이 작을수록 안정된 발진주파수를 얻을 수 있다.

문 11. 다음 회로에서 제너레이터에 흐르는 전류  $I_Z[\text{mA}]$ 는? (단, 제너전압은  $20 \text{V}$ 이다)



- ① 0.01
- ② 0.09
- ③ 10
- ④ 90

문 12. 포화 영역에서 정상적으로 동작하는 MOSFET 증폭기에 대한 설명으로 옳은 것은?

- ① 공통 소스 증폭기는 소신호 입력 저항이 작기 때문에 전압 증폭기로 사용하기에 적합하지 않다.
- ② 공통 드레인 증폭기는 소신호 전압 이득이 크기 때문에 전압 증폭기로 사용하기에 적합하다.
- ③ 동일한 바이어스 전류를 사용하는 공통 드레인 증폭기의 소신호 입력 저항은 공통 게이트 증폭기의 소신호 입력 저항보다 크다.
- ④ 동일한 바이어스 전류를 사용하는 공통 소스 증폭기의 소신호 출력 저항은 공통 드레인 증폭기의 소신호 출력 저항보다 작다.

문 13. 패킷교환망(packet-switched network)의 두 방식인 데이터그램망 (datagram network)과 가상회선망(virtual circuit network)에 대한 설명으로 옳지 않은 것은?

- ① 데이터그램망에 의해서 전달되는 패킷들이 최종 목적지에 도착하는 순서는 송신된 패킷의 순서와 다를 수 있다.
- ② 가상회선망에서는 모든 패킷이 동일한 경로를 따라 전달되므로 최종 목적지에 도착하는 순서가 송신되는 순서와 동일하다.
- ③ 데이터그램망의 교환기는 고정된 경로지정표(routing table)를 이용하여 경로를 선택한다.
- ④ 인터넷 기반 음성전화 서비스를 위해서는 가상회선망이 데이터그램망보다 적합하다.


문 14. BJT와 MOSFET에 대한 설명으로 옳지 않은 것은?

- ① BJT 컬렉터 접합부의 온도 상승으로 트랜지스터가 파괴되는 것이 펀치-오프(pinch-off) 현상이다.
- ② BJT 컬렉터-이미터 전압크기가 증가함에 따라 실효 배이스 폭이 감소하고 컬렉터 전류가 증가하는 것이 얼리(Early) 효과이다.
- ③ MOSFET의 드레인 전압을 계속 증가시키면 드레인 공핍영역이 소스 공핍영역과 닿는 것이 펀치-스루(punch-through) 현상이다.
- ④ MOSFET의 펀치-스루(punch-through) 현상이 발생하면 드레인 전류는 급격히 증가한다.

문 15. n채널 증가형 MOSFET에서 드레인에 흐르는 전류를  $I_D$ 라고 할 때, 채널 길이를 0.5배로 줄이고 채널 폭을 2배로 늘리면 드레인에 흐르는 전류는? (단, MOSFET은 포화영역에서 동작하고, 산화층 정전용량, 전자 이동도, 문턱 전압, 게이트-소스 간 전압은 변하지 않는다고 가정한다)

- ①  $0.25I_D$
- ②  $0.5I_D$
- ③  $2I_D$
- ④  $4I_D$

문 16. D 플립플롭을 이용한 다음 디지털 논리 회로의 진리표로 옳은 것은? (단,  $Q(t)$ 와  $Q(t+1)$ 은 각각 플립플롭의 현재 상태와 한 클록 에지 후의 상태를 나타낸다)



①

$A_1$	$A_2$	$Q(t+1)$
0	0	$\overline{Q(t)}$
0	1	1
1	0	0
1	1	$Q(t)$

②

$A_1$	$A_2$	$Q(t+1)$
0	0	$\overline{Q(t)}$
0	1	0
1	0	1
1	1	$Q(t)$


③

$A_1$	$A_2$	$Q(t+1)$
0	0	$Q(t)$
0	1	1
1	0	0
1	1	$\overline{Q(t)}$

④


$A_1$	$A_2$	$Q(t+1)$
0	0	$Q(t)$
0	1	0
1	0	1
1	1	$\overline{Q(t)}$

문 17. 다음 회로에서 다이오드  $D_1$ 에 흐르는 전류  $I$ [mA]는? (단, 다이오드는 이상적인 소자이다)




- ① 0
- ② 0.6
- ③ 0.9
- ④ 1.2

문 18. 증폭기 회로와 전압이득 특성 곡선이 다음과 같을 때 옳지 않은 것은? 증폭기 회로와 전압이득 특성이 다음과 같을 때 옳지 않은 것은?




- ①  $V_{CC} = 5$  [V]이다.
- ② C 지점에서 가장 큰 전압이득(절댓값 기준)을 얻을 수 있다.
- ③ D 지점보다 B 지점에서 더 큰 전압이득(절댓값 기준)을 얻을 수 있다.
- ④ D 지점은 포화영역, 활성화영역, 차단영역 중 차단영역에 해당한다.

문 19. 다음 회로에서 세 입력전압  $v_1$ ,  $v_2$ ,  $v_3$ 에 대한 출력전압  $v_o$ 를  $v_o = Av_1 + Bv_2 + Cv_3$ 와 같이 표현할 때 A, B, C의 값으로 옳은 것은? (단,  $R_a = 4$  [kΩ],  $R_b = 5$  [kΩ],  $R_c = 10$  [kΩ],  $R_1 = 1$  [kΩ],  $R_2 = 2$  [kΩ],  $R_3 = 2$  [kΩ]이고, 연산 증폭기는 이상적인 소자이다)



- | <u>A</u> | <u>B</u> | <u>C</u> |
|----------|----------|----------|
|----------|----------|----------|
- ① -4
  - ② -8
  - ③ 4
  - ④ 8
- ① -2
  - ② -4
  - ③ 2
  - ④ 4
- ① 5
  - ② 5
  - ③ -5
  - ④ -5

문 20. 다음과 같은 귀환 증폭기(feedback amplifier)에서 폐루프 이득(closed-loop gain)  $A_f$ 가 100이라고 가정한다. 만약 개루프 이득(open-loop gain) A가 100배 커졌을 때  $A_f$  값이 200으로 바뀌었다면, 이 증폭기의 귀환감쇠율(feedback attenuation factor)  $\beta$ 에 가장 근접한 값은? (단,  $A_f$ 는 A와  $\beta$ 에 의해서만 결정된다)



- ① 0.001
- ② 0.005
- ③ 0.01
- ④ 0.02